電気的仕様
絶対最大定格
| 項目 | 記号 | 最小 | 最大 | 単位 | 条件等 |
|---|---|---|---|---|---|
電源電圧 |
VIN_A, VIN_B |
-0.3 |
10.0 |
V |
|
FPGA I/Oバンク電源電圧 |
VDD_UIO1, VDD_UIO2 |
-0.5 |
3.6 |
V |
|
入出力電圧 (ULPI, CAN, ICSP_MCLR_B信号を除く) |
VI, VO |
-0.3 |
OVDD + 0.3 |
V |
OVDD= VDD_3V3_SYS, VDD_3V3_IO, VDD_UIO1, VDD_UIO2 |
入力電圧 (ULPI_DP, ULPI_DM信号) |
VI_ULPI |
-0.3 |
5.25 |
V |
|
入力電圧 (CANH, CANL信号) |
VI_CAN |
-7 |
16 |
V |
|
入力電圧 (ICSP_MCLR_B信号) |
VI_ICSP_MCLR_B |
0 |
14 |
V |
|
FPGAジャンクション温度 |
Tj_FPGA |
125 |
℃ |
||
動作温度 |
Topr |
-40 |
85 |
℃ |
結露なきこと |
保存温度 |
Tstg |
-40 |
85 |
℃ |
絶対最大定格は、あらゆる使用条件や試験状況において、瞬時でも超えてはならない値です。 絶対最大定格を超える条件下では、デバイスが恒久的に破損する可能性があります。 上記の値に対して余裕をもってご使用ください。
推奨動作条件
| 項目 | 記号 | 最小 | 標準 | 最大 | 単位 | 条件等 |
|---|---|---|---|---|---|---|
電源電圧 |
VIN_A, VIN_B |
4.5 |
5.0 |
5.5 |
V |
|
FPGA I/Oバンク電源電圧 |
VDD_UIO1, VDD_UIO2 |
1.14 |
3.465 |
V |
電源投入・切断は、VDD_3V3_IOと同一タイミング、または VDD_3V3_IOが 3.3Vを出力している状態で実施してください |
|
動作温度 |
Topr |
-40 |
25 |
80 |
℃ |
結露なきこと |
電気的特性
| 項目 | 記号 | 最小 | 標準 | 最大 | 単位 | 条件等 |
|---|---|---|---|---|---|---|
過電圧保護(OVP)しきい値電圧 |
Vovp_th |
6.0 |
V |
|||
低電圧誤動作防止(UVLO)しきい値電圧 |
Vuvlo_th_h |
4.1 |
V |
VIN_A, VIN_B上昇時 |
||
Vuvlo_th_l |
3.6 |
V |
VIN_A, VIN_B下降時 |
|||
過電流検出電流 |
Iocp_th_VIN_A |
1.3 |
1.6 |
1.9 |
A |
VIN_A |
Iocp_th_VIN_B |
1.3 |
1.6 |
1.9 |
A |
VIN_B |
|
Iocp_th_VDD_3V3_SYS |
N/A |
N/A |
N/A |
A |
VDD_3V3_SYS |
|
Iocp_th_VDD_3V3_IO |
0.42 |
0.57 |
0.73 |
A |
VDD_3V3_IO |
|
I/O電源電圧 |
VDD_3V3_SYS |
2.97 |
3.3 |
3.465 |
V |
Iout_max = 100mA |
VDD_3V3_IO |
2.97 |
3.3 |
3.465 |
V |
Iout_max = 300mA |