用語の定義

SC-OBC Module A1 を示す。

Timing, Reset, Config & Health Controller の略。 OBC では PIC16LF877 を採用している。

Field Programmable Gate Array の略。 OBC では AMD（旧 Xilinx）製 Artix-7 を採用している。

SC-OBC Module A1 Development Board を示す。

Dev Board 上に 2.54 mm ピッチで配置している、 未接続のスルーホール群のエリアを示す。

OBC の FPGA における User IO Group 1 を示す。

OBC の FPGA における User IO Group 2 を示す。

OBC の FPGA における User IO Group 3 を示す。

OBC の FPGA における User IO Group 4 を示す。

OBC の冗長化された電源入力の片側（A 系統）を示す。

OBC の冗長化された電源入力の片側（B 系統）を示す。

OBC から出力される電圧を示す。 VIN_A および VIN_B へ入力した +5 V から生成された +3.3 V が統合された電圧で、 OBC の TRCH などで使用されている。 詳しくは OBC の電源回路の構成を参照。

OBC から出力される電圧を示す。 VDD_3V3_SYS がさらに OBC の回路を経由した後の電圧で、 OBC の FPGA などに使用されている。 詳しくは OBC の電源回路の構成を参照。

Dev Board 上に設けられている降圧 DC/DC コンバータ回路 （IC13）の出力（+3.3 V）を示す。

UIO1 が属する FPGA Bank への電源を示す。

UIO2 が属する FPGA Bank への電源を示す。